yieldWerx

Nền tảng phân tích năng suất từ wafer tới kiểm thử thành phẩm, đào ra nguyên nhân gốc của lỗi

Contact for pricing United States
Truy cập website ↗

yieldWerx là nền tảng quản lý và phân tích năng suất (yield) bán dẫn, thu dữ liệu các giai đoạn chế tạo wafer, kiểm thử probe, đóng gói và kiểm thử cuối cùng vào chung một kho, rồi tìm ra các mẫu tổn thất năng suất.

Tính năng nổi bật và tình huống áp dụng

Giá trị cốt lõi của nó nằm ở "xuyên giai đoạn". Vấn đề năng suất bán dẫn thường không nằm ở một trạm đơn lẻ - một tham số nào đó ở nhà máy wafer trôi lệch, phải tới kiểm thử cuối cùng mới lộ ra. Nhưng hai bộ dữ liệu này thường ở hệ thống khác nhau, định dạng khác nhau, thậm chí công ty khác nhau (dữ liệu của hãng fabless đến từ nhà gia công và nhà đóng gói kiểm thử). Nối chúng lại làm phân tích liên kết thì mới có cơ hội tìm ra nguyên nhân gốc thật sự.

Phương pháp AI và thống kê gồm phân tích dự đoán có AI hỗ trợ, PAT (Part Average Testing, loại các chip bất thường về mặt thống kê nhưng vẫn trong quy cách), GDBN (Good Die in Bad Neighborhood, chip tốt nhưng xung quanh toàn chip hỏng, độ tin cậy đáng ngờ) và phân tích tương quan. Mấy cái này đều là thủ pháp năng suất trưởng thành trong ngành, trọng điểm là thực hiện tự động hóa.

Các tính năng khác gồm bảng điều khiển giám sát năng suất và quy trình thời gian thực, phát hiện lỗi tự động và phân tích nguyên nhân gốc, so sánh xuyên lô và xuyên nhà máy, hợp nhất wafer đa chiều, bộ máy luồng công việc và quy tắc tùy chỉnh, tích hợp với MES/ERP/QMS, cùng triển khai đám mây, tại chỗ hoặc lai.

Khách hàng trải khắp hãng thiết kế fabless, IDM, nhà gia công wafer, nhà đóng gói kiểm thử, hãng thiết bị kiểm thử và hãng dịch vụ kỹ thuật sản phẩm, lĩnh vực ứng dụng từ quang điện tử, MicroLED, ASIC, MEMS tới ô tô và hàng không vũ trụ.

Các hãng thiết kế fabless ở Việt Nam đặc biệt phù hợp để suy ngẫm đề tài này - dữ liệu năng suất của bạn rải rác ở nhà gia công, nhà đóng gói kiểm thử và chương trình kiểm thử của chính mình, ai có được bức tranh toàn cảnh?

Tính năng chính

  • Tích hợp dữ liệu chế tạo wafer, probe, đóng gói và kiểm thử cuối cùng
  • Phân tích năng suất dự đoán có AI hỗ trợ
  • Tự động hóa các thủ pháp năng suất trong ngành như PAT, GDBN
  • Bảng điều khiển giám sát năng suất và quy trình thời gian thực
  • So sánh xuyên lô, xuyên nhà máy và hợp nhất wafer đa chiều
  • Bộ máy luồng công việc và quy tắc tùy chỉnh
  • Tích hợp MES, ERP, QMS; triển khai đám mây/tại chỗ/lai

Ưu điểm

  • Tích hợp xuyên giai đoạn chế tạo, tìm được nguyên nhân gốc mà một trạm đơn lẻ không thấy ra
  • Tự động hóa các thủ pháp trưởng thành như PAT, GDBN, không phải tự viết script
  • Cách triển khai linh hoạt, dễ xử lý nhu cầu lưu trú dữ liệu

Nhược điểm

  • Không công khai giá
  • Giá trị phụ thuộc rất nhiều vào việc có lấy được dữ liệu phía gia công và đóng gói kiểm thử không, đây thường là vấn đề đàm phán thương mại chứ không phải kỹ thuật
  • Ngoài ngành bán dẫn thì không dùng tới

Trường hợp sử dụng

  • Hãng thiết kế fabless tích hợp dữ liệu năng suất phía gia công và đóng gói kiểm thử
  • Loại chip PAT bất thường cho chip ô tô
  • Phân tích nguyên nhân gốc năng suất sụt giảm xuyên lô
  • Theo dõi leo dốc năng suất giai đoạn đưa sản phẩm mới vào

Ghi chú biên tập

Năng suất là con số duy nhất thực sự quan trọng của ngành bán dẫn, nhưng quyền sở hữu dữ liệu lại phân tán trên cả chuỗi cung ứng. Các công ty thiết kế IC ở Việt Nam thực ra hơi bị động trong việc này - chip bạn bỏ tiền làm, mà dữ liệu lại không hoàn toàn là của bạn. Trước khi triển khai loại công cụ này, hãy đi đọc lại điều khoản dữ liệu trong hợp đồng, cái đó có khi còn then chốt hơn chọn công cụ.

Câu hỏi thường gặp

Hãng thiết kế fabless có lấy được dữ liệu của nhà gia công không?

Đây là vấn đề thực tế nhất, và thường không phải giới hạn kỹ thuật mà là thỏa thuận thương mại. Trước khi triển khai nên xác nhận điều khoản trao đổi dữ liệu giữa bạn với nhà gia công, nhà đóng gói kiểm thử bao phủ những trường nào, tần suất ra sao. Công cụ tốt mấy, không có dữ liệu cũng phân tích không ra gì.

PAT khác gì với kiểm thử quy cách thông thường?

Kiểm thử thông thường là "có vượt quá quy cách không", còn PAT là "có lệch khỏi phân bố thống kê của cùng lô không". Một số chip các tham số đều trong quy cách, nhưng rõ ràng là giá trị bất thường, độ tin cậy dài hạn kém hơn. Ô tô và hàng không vũ trụ vì yêu cầu tỷ lệ hỏng cực nghiêm nên phổ biến làm PAT.

Công cụ AI liên quan

繁體中文版 →